Coreboot 25.12 utvider maskinvarestøtten betydelig, inkludert AMD Turin, nye Intel-hovedkort og bærbare datamaskiner

  • Kritiske delsystemer som SMMSTORE, MIPI-kameraer, CFR for runtime-konfigurasjon og Qualcomm X1P42100-plattformen forsterkes.
  • Forbedringer av ACPI, APEI, commonlib og diverse drivere øker stabilitet, feildiagnostikk og kodekonsistens.
  • Prosjektet opprettholder sin kvartalsvise utgivelsessyklus, med verktøykjeder og leverandørkode oppdatert og signert med GPG.
Pablinux

15 minutter

kjerneboot 25.12

Coreboot har etablert seg som et av de viktigste firmwareprosjektene med åpen kildekode for de som ønsker Si farvel til proprietær BIOS og nyt en rask og transparent oppstartsopplevelse.Den nye coreboot-versjonen 25.12 Den kommer som en stabil kvartalsvis utgivelse Og den kommer fullpakket med dyptgripende endringer både på maskinvarestøttenivå og intern infrastruktur, rettet mot OEM-er, integratorer og utviklere som trenger et solid grunnlag å bygge videre på.

I denne versjonen er det integrert over 750 bidrag fra mer enn hundre bidragsytereMed mange nye forfattere og et klart fokus: utvide antallet støttede plattformer (spesielt Intel, AMD, Qualcomm og MediaTek), forbedre feilhåndtering gjennom ACPI og APEI, styrke MIPI-kamerahåndtering og SMMSTORE-lagring, og fortsette å forbedre ytelses- og stabilitetsdetaljer på tvers av hele økosystemet.

Viktige nye funksjoner i coreboot 25.12

Prosjektet annonserer coreboot 25.12 som Siste versjon av den stabile grenen ble utgitt i desember i kvartalssyklusenDenne grenen er primært ment for produsenter (OEM/ODM) og organisasjoner som foretrekker en mindre dynamisk base enn hovedgrenen. Likevel anbefaler utviklerne selv at de som kompilerer firmware til eget bruk, jobber direkte med hovedgrenen, som er mer oppdatert og mottar kontinuerlige feilrettinger.

Blant de globale endringene legger denne versjonen til 757 bidragsytere, 106 forfattere og 21 utviklere som bidrar for første gangMer enn 62 000 linjer med kode er lagt til og i underkant av 10 000 er fjernet, med en nettoforskjell på mer enn 52 000 linjer, noe som gjør det klart at dette ikke er en enkel mindre revisjon, men et stort sprang i muligheter og plattformer.

Støtte for ny plattform og prosessor i coreboot 25.12

En av de store styrkene til coreboot 25.12 er utvidelsen av maskinvarestøtte, med spesiell oppmerksomhet på moderne økosystem for stasjonære og bærbare datamaskiner, servere og ARM-enheterNye hovedkort og nye SoC-er legges til, og flere eksisterende forbedres.

Foreløpig støtte for AMD EPYC 9005 «Turin»

Innenfor x86_64-servere introduserer coreboot 25.12 en "proof of concept"-nivåstøtte for AMD EPYC 9005-prosessorer, med kodenavnet TurinDette er et første skritt som bringer disse prosessorene nærmere en helt åpen firmware, og følger veien som allerede er startet med EPYC Genoa.

Denne foreløpige støtten åpner døren for muligheten for at, i samsvar openSIL modnes til stabil produksjonBåde EPYC og fremtidige generasjoner av Ryzen- og Zen 6-prosessorer vil ha flere hovedkort som er kompatible med åpen kildekode-firmware. Foreløpig er støtten grunnleggende, men den peker i hvilken retning fellesskapet beveger seg mot, slik at neste generasjons servere kan starte opp med Coreboot uten å være avhengige av ugjennomsiktig firmware.

Nye hovedkort og enheter støttet i coreboot 25.12

Denne versjonen utvider betraktelig Liste over hovedkort og systemer med offisiell støtte, alt fra klassisk maskinvare til de nyeste plattformene. Nye funksjoner inkluderer:

  • ASRock Z77 Extreme4, rettet mot 2. og 3. generasjons Intel Core-prosessorer, ideell for resirkulering av gammel maskinvare med gratis firmware.
  • ASUS PRIME H610I-PLUS D4, et moderne mini-ITX-hovedkort som støtter 13. og 14. generasjons Intel Core-prosessorer, veldig interessant for dagens kompakte systemer.
  • Lenovo ThinkPad T470s og T580s (sklkbl_thinkpad-variant), to svært populære bærbare datamaskiner i profesjonelle miljøer som bidrar til økosystemet av kompatible bærbare datamaskiner.
  • Siemens MC EHL6, innenfor Siemens MC EHL-familien, designet for industrielle applikasjoner der fastvarepålitelighet er avgjørende.
  • Star Labs Starfighter (Arrow Lake 285H), bærbar PC rettet mot brukere som ser etter en brukervennlig enhet med åpen firmware fra dag én.
  • Topton ADL TWL (X2E_N150), en kompakt plattform basert på Alder Lake, typisk for mini-PC-er og innebygde systemer.
  • Ulike Google ChromeOS-enheter: Fatcat (ruby), Ocelot (kodkod, ocicat), Rauru (Sapphire), Skywalker (Dooku, Grogu), som drar nytte av forbedringer i fastvarekonfigurasjoner og drivere.

I tillegg til listen ovenfor, fortsetter det å være en jevn strøm av nye Chromebook-er og spesifikke hovedkortvarianterDette er en vanlig funksjon i alle versjoner av coreboot, noe som forsterker dens tilstedeværelse i økosystemet for pedagogiske og lette bærbare datamaskiner.

Qualcomm Snapdragon X1 Plus (X1P42100) og ARM-økosystem

I ARM64-miljøet introduserer coreboot 25.12 den første aktiveringen av Qualcomm X1P42100-plattformen, kjent som Snapdragon X1 PlusDette trinnet er nøkkelen til å bringe åpen fastvare til SoC-er designet for ARM-bærbare datamaskiner og enheter som alltid er tilkoblet.

Arbeidet med denne SoC-en er ikke begrenset til «start det og det er det», men er ledsaget av betydelige forbedringer i feilsøking og minnehåndteringsom vi skal se mer detaljert på i en spesifikk seksjon, og som vil legge grunnlaget for at utviklere skal kunne jobbe komfortabelt på denne plattformen gjennom hele enhetens livssyklus.

Intel- og AMD SoC-oppdateringer

Intels coreboot legger til støtte for LPCAMM (Low Power Compression Attached Memory Module) på Panther Lake-plattformerDenne nye typen minnemodul, designet for bærbare datamaskiner og tynne formfaktorer, krever en bestemt topologi som fastvaren må kjenne til for å oppdage og konfigurere den riktig.

Infrastruktur er lagt til for å beskrive LPCAMM-topologi Innledende støtte for Panther Lake RVP T3-referansekortet er også lagt til. Dette plasserer Coreboot i forkant av adopsjonen av denne minneteknologien i fremtidige generasjoner av bærbare datamaskiner.

Hos AMD, plattformen Glinda får en rekke forbedringer og utvides med Faegan SoC-variantenViktige endringer inkluderer USB4-konfigurasjon via FSP-ens enhetstre, tillegg av 10 GbE-nettverksenheter og nøyaktig DIMM-spenningskommunikasjon i FSP-konfigurasjonen. Alt dette fører til mer raffinert og detaljert støtte for moderne AMD-plattformer.

Konfigurasjonsalternativer for kjøretid (RFC)

En svært synlig forbedring for produsenter og avanserte brukere er utvidelsen av alternativer for konfigurasjon av runtime-firmware, kjent som CFR- eller coreboot Forms RepresentationFrem til nå har mange parametere krevd at bildet ble kompilert på nytt; med dette rammeverket blir mye av den konfigurasjonen dynamisk.

En meny med alternativer for innstillinger har blitt vist i over 40 hovedkort og varianterspesielt innenfor Googles ChromeOS-økosystem. Disse alternativene tillater blant annet:

  • Aktiver eller deaktiver Integrert GPU (iGPU).
  • Velg mellom berøringsplate og berøringsskjerm på hybridenheter.
  • Juster parameterne for viftekontroll og visse maskinvarefunksjoner.

CFR-rammeverket definerer for hvert alternativ visningsnavn, hjelpetekst, standardverdi og kjøretidsflaggDette gjør at nyttelaster (som SeaBIOS, LinuxBoot eller andre) kan vise en konsistent meny. Videre opprettholdes bakoverkompatibilitet, og integrasjon med UEFI variabel lagring og andre vedvarende backends er planlagt.

Økt SMMSTORE-kapasitet og tilhørende forbedringer kommer med coreboot 25.12

Et annet viktig element i denne utgivelsen er endringen i det beskyttede lagringsundersystemet SMMSTORE. I coreboot 25.12, Dobler standardstørrelsen for SMMSTORE fra 256 KB til 512 KBDette er viktig i systemer som er avhengige av UEFI-variabler og vedvarende data for avanserte konfigurasjoner.

Plattformer som Sarien, Reef, Octopus, Drallion, Skyrim, Zork eller GuybrushBlant annet har de blitt oppdatert for å dra nytte av denne økningen, noe som sikrer rimelig plass til nåværende krav til variable firmware-innstillinger.

Sammen med dette kapasitetshoppingen er følgende introdusert Rettelser av justeringen av SMMSTORE v2-strukturenDette bidrar til å sikre konsistent oppførsel på tvers av ulike arkitekturer og nyttelaster, og minimerer overraskelser fra subtile inkompatibiliteter.

MIPI-kameraforbedringer for Intel-plattformer

MIPI-kamerahåndtering på Intel-plattformer, spesielt for operativsystemer som Windows, får en større oppdatering. MIPI-kameradriveren implementerer nå mye mer omfattende SSDB-støtte (Sensor Static Data Block), med veldefinerte enums og bitfelt for alle relevante felt.

De mest relevante forbedringene Dette området inkluderer flere endringer som tar sikte på riktig opplisting og konfigurasjon av sensorer:

  • Systematisk generering av PLD-informasjon (fysisk lokasjonsbeskrivelse) For hver sensor er det viktig at systemet vite hvor hvert kamera fysisk er plassert.
  • Automatisk tildeling av fornuftige standardverdier på SSDBreduserer sannsynligheten for ufullstendige konfigurasjoner.
  • Forbedret støtte for VCM (talespolemotor) type og I2C-adresser, noe grunnleggende for autofokus og andre avanserte funksjoner.
  • Refaktorering av DSM-metoder (Device Specific Method) til UUID-baserte funksjoner, inkludert nye DSM-er for Computer Vision Framework (CVF) og I2C V2.
  • Valg av ACPI-enhetstype og ROM-konfigurasjon for kamerasensorer, med passende adresser.

Hele dette settet med endringer Forbedrer kameraopplisting og -konfigurasjon i moderne operativsystemerunngår vanlige problemer med gjenkjenning, orientering og begrensede funksjoner i bærbare datamaskiner og konvertible datamaskiner.

Qualcomm X1P42100-plattformen: Dyptgående feilsøking og minne

Støtte for Qualcomm X1P42100 SoC Snapdragon X1 Plus er forbedret med et bredt spekter av funksjoner rettet mot utvikling og problemløsning. Viktige nye funksjoner inkluderer:

  • Nedlastingsmodusdeteksjon og ramdump-pakking, noe som forenkler utvinning av minnedumper i feilsituasjoner.
  • Støtte for last opp ramdump-bilder og pakker APDP-avbildningen (Application Processor Debug Policy) i CBFS, og sentraliserer feilsøkingsmaterialet i selve fastvaren.
  • Forbedringer av skjermundersystemet: definisjon av MDSS-registre for klokkekontroll, Lucidole PLL API og riktig DRAM-allokering for videobehov.
  • Innstillinger i minnedesign med flytting av BL31-regionen og justering av applikasjonsminne i det sikre miljøet (TZ), noe som forbedrer både sikkerhet og RAM-utnyttelse.
  • Sjåførstøtte CMD-DB (kommandodatabase), som tillater spørring av adresser og konfigurasjoner av maskinvareakseleratorer, med regionen kartlagt som ikke-bufrebar i MMU-en for å unngå uønskede bivirkninger.
  • Tydelig separasjon av PRERAM- og POSTRAM-stakkene i ARM64, flytting av pre-main RAM-stakken til BSRAM og dermed optimalisering av minneutnyttelse og stabilitet i de tidligste stadiene av oppstart.

Med alle disse justeringene blir X1P42100-plattformen mye mer brukervennlig for de som trenger det diagnostisere feil, analysere minnedumper og justere SoC-oppførsel i ulike produksjonsscenarioer.

coreboot 25.12 introduserer forbedringer i AMD: Glinda, Faegan og avansert ACPI

På AMD-siden, i tillegg til den nevnte utvidelsen av Glinda-plattformen med Faegan SoC, er det et betydelig sett med endringer fokusert på ACPI-integrasjonskvalitet og feilhåndteringBlant dem kan vi fremheve:

  • Rapport over faste baseadresser for LPC-bussen, i samsvar med spesifikasjonene og resten av plattformen.
  • Støtte av I3C-kontrollere på ACPI-nivå, utvide kommunikasjonsmulighetene med moderne enheter.
  • Integrering av HEST (Hardware Error Source Table), en nøkkel som operativsystemet bruker for å motta detaljert informasjon om maskinvarefeil.
  • ECAM MMCONF-utvidelse til 64-biters adresser, slik at du kan jobbe med større og mer komplekse PCIe-konfigurasjonsrom.
  • Initialisering av CRTM (Core Root of Trust for Measurement) i bootblock, som forsterker tillitskjeden fra de tidligste stadiene av oppstarten.

Sammen med dette er følgende introdusert optimaliseringer i beregningen av MTRR For AMD-plattformer reduserer dette oppstartstiden ved å forenkle hurtigbufferkonfigurasjonen, og Glindas FSP er oppdatert med nye versjoner som forbedrer den generelle stabiliteten.

ACPI- og APEI-infrastruktur for feilhåndtering

En svært viktig, men mindre visuelt tiltalende funksjon er tillegget av en Omfattende APEI (Advanced Platform Error Interface)-infrastruktur i ACPI-overskrifterKomplette strukturer er lagt til for å støtte:

  • Feilkilder Maskinsjekkunntak (MCE).
  • Feil av Ikke-maskerbart avbrudd (NMI).
  • Rapporter om PCIe AER (avansert feilrapportering).

Disse strukturene fungerer som grunnlag for tabeller som BERT (Boot Error Record Table), HEST og EINJ (Error Injection Table)slik at plattformer kan rapportere et nøyaktig bilde av maskinvarefeil til operativsystemet og støtte "fastvare-først" feilhåndteringsmodeller.

De nye typene og strukturene fortsetter de offisielle ACPI-spesifikasjonene og ledsages av interne valideringer som sikrer at den rapporterte informasjonen er konsistent og brukbar av operativsystemet og diagnoseverktøyene.

Konsolidering av commonlib, endianness og minnestrukturer i coreboot 25.12

Innenfor fellesbiblioteker slår coreboot 25.12 sammen implementeringene av coreboot og libpayload endian.h-headeren i commonlibeliminere duplisering og sikre at hele økosystemet bruker de samme endianness-konverteringsfunksjonene.

Som en del av denne oppryddingen er de gamle header- og swabXX()-funksjonene fjernet, noe som fullfører overgangen til en Standard API for konvertering av endiannessI tillegg er minneinformasjonsstrukturene beriket med nye felt for å forbedre kompatibiliteten med SMBIOS type 17 og for å rapportere for eksempel spenningen til DDR3-moduler.

Detaljer om håndtering av enhetstre (som riktig hopping av NOP-tokens) er også korrigert, og det er nå lagret. informasjon om oppstartsmodus i CBMEMslik at nyttelastene bedre kan koordinere med fastvaren i aspekter som normal oppstart, situasjoner med lavt batteri eller ladetilstander.

Andre bemerkelsesverdige forbedringer av drivere og delsystemer som følger med coreboot 25.12

Mindre, men relevante endringer Denne listen inneholder mange rettelser og forbedringer med praktisk innvirkning på virkelige systemer:

  • Refaktorering av MediaTek-skjermundersystemet, med støtte for dobbel DSI og Display Stream Compression (DSC) på MIPI-paneler, og et forbedret DSI API som sender registerstrukturer konsekvent.
  • Bruke tilbakestillingsstatusen for Intel Skylake CSE til å forbedre påliteligheten til omstarter.
  • Forbedringer av Intel GMA-skjermkontrolleren, med tillegg av hurtigbuffer og gyldig hurtigbufferlogikk for å administrere lysstyrken mer robust.
  • Rettelser og justeringer av TPM-driveren, eliminering av duplikatoperasjoner og generering renere og mer nøyaktige ACPI-tabeller.
  • Utvidet SPD-støtte, med nye DDR4-deler og rettelser for pakker med to brikkeenheter, pluss nye SMBIOS-sokkeltyper for BGA1744-pakker.
  • Konfigurasjonsalternativer for tastaturfarger RGB på EC under oppstartdesignet for utstyr med tilpassbar belysning.
  • Dybdegående gjennomgang av implementeringen av Azalia-verbtabellen, forbedring av vedlikeholdbarhet og tillegg av tidsjusteringer (f.eks. forsinkelsen på 521 mikrosekunder etter deaktivering av RESET#).
  • Generisk grafikkdriverstøtte for enheter som ikke er strengt tatt VGA, og utvider utvalget av støttet videomaskinvare.
  • Integrering av minne med tagger for ARMv9 MTE (Memory Tagging Extension) på MediaTek-plattformer, og legger til ekstra sikkerhet i minnehåndtering.
  • Parallell ladeinfrastruktur for Google Bluey-plattformer, som muliggjør raskere batterilading.
  • USB Type-C-støtte i Qualcomm med PHY-konfigurasjon og repeatere, samt SoundWire-drivere for Cirrus Logic CS35L56- og CS42L43-kodeker.
  • ACPI-utvidelser for RISC-V, og gradvis utvider støtten for denne nye arkitekturen.

I nyttelastøkosystemet får libpayload funksjoner som Sjekk størrelsen på det fysiske minnet og kompatibiliteten med det eldre LZ4-formatet. og rettelser til ARM64-unntaksruting, med konsistens med endringer i commonlib og endian.

Verktøykjeder, blobs og leverandørkodeoppdatering

For å holde tritt med resten av økosystemet oppdaterer coreboot 25.12 flere tredjepartsverktøy og leverandørkomponenter. Viktige endringer i verktøykjeden inkluderer:

  • Binutils-oppdatering fra versjon 2.44 til 2.45.
  • ACPICA-oppdatering fra versjon 20250404 til 20250807, som inkluderer forbedringer og rettelser i ACPI-økosystemet.
  • Fjerning av nds32le-elf-verktøykjeden fra standardbygg, da den er mindre relevant i nåværende støtte.

I leverandørkoden oppdateres FSP-overskriftene Panther Lake (PTL) til FSP 3373_03 og Wildcat Lake (WCL) til 3344_03I tillegg til å bruke en FSP-oppdatering for AMD Glinda-plattformen, utvikles også følgende undermoduler:

  • Tredjepart/blobs Den flyttes fra revisjon a0726508b8 til 4a8de0324, og inkluderer 39 commits.
  • Tredjeparts-/Intel-mikrokode Den er oppdatert fra 4ded52b4b0 til f9100a225, og integrerer den nyeste tilgjengelige mikrokodefiksen.

Disse oppdateringene sikrer at fastvaren som er bygget på coreboot 25.12 Dra nytte av de nyeste sikkerhets-, stabilitets- og kompatibilitetsrettelsene tilbys av silisiumleverandører.

Nedlasting, verifisering og utgivelsessyklus for Coreboot 25.12

Kildekoden for coreboot 25.12 kan hentes direkte fra coreboot.org i tar.xz-format (og tar.gz-, tar.bz2- eller zip-varianter)så vel som fra speil og programvarearkiver som Fossies. Versjonen som distribueres i komprimerte filer inkluderer MD5-, SHA1- og SHA256-hasher for å bekrefte nedlastingens integritet.

I tillegg lanseringene De signerer med PGP/GPG-koderFor å bekrefte en fil kan du bruke en kommando som denne:

$ gpg –verify coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz

Hvis GPG returnerer en melding som «Kan ikke sjekke signatur: Ingen offentlig nøkkel», er det nok å hente riktig nøkkel fra fingeravtrykket Kjør bekreftelsen på nytt, som publisert i coreboot-dokumentasjonen. Det er normalt å se advarsler om usertifiserte signaturer som klarerte: de indikerer ganske enkelt at brukeren ennå ikke har etablert en tillitskjede for disse nøklene.

Fingeravtrykklisten inneholder nøkler til utviklere som Matt DeVillier, Jason Glenesk, Patrick Georgi, Angel Pons, Alexander Couzens eller Martin Roth, blant annet, noen av dem allerede utgått, men vedlikeholdt av historiske formål.

For de som alltid vil jobbe med de nyeste trendene, minner prosjektet oss om at idealet er klone det offisielle Git-depotet direkte med:

$ git klon https://review.coreboot.org/coreboot.git

Stabile versjoner, som 25.12, følger en kvartalsvis publikasjonssyklusDen neste annonserte utgivelsen er 26.03, planlagt til slutten av mars 2026. I mellomtiden fortsetter hovedgrenen å motta endringer og rettelser fortløpende.

Med alle disse nye funksjonene forsterker coreboot 25.12 sin posisjon som Et modent alternativ til proprietær BIOS, som kombinerer støtte for både ny og gammel maskinvare, forbedrede feilsøkings- og feilrapporteringsmuligheter, avanserte konfigurasjonsalternativer for kjøretid og et renere og mer konsistent teknisk grunnlag; en oppdatering som, selv om den ikke er en synlig revolusjon for alle, markerer et viktig skritt for integratorer, OEM-er og brukere som ønsker å ta kontroll over hva som skjer før operativsystemet starter opp.